DeepSeek用FPGA做推理，速度翻了3倍，怎么做到的？

最近跟几个做FPGA的朋友聊天，大家都不约而同提到一件事：DeepSeek在用FPGA。

不是做验证，不是做原型，是实实在在用在推理场景里，而且跑出了不错的数据。

说实话，两年前如果有人跟我说FPGA能做大模型推理，我可能不太信。那时候所有人都在囤GPU，FPGA在AI圈基本没什么存在感。

但现在情况不太一样了。

这篇文章不写概念，直接上三个DeepSeek的真实案例。每个案例都有具体数据，你可以自己判断，FPGA在AI大模型里到底能做什么。文章最后，我们聊聊这件事对FPGA从业者意味着什么。

01 一个文档解析场景，从3.4秒压到1.1秒

先说第一个案例，也是我觉得最有说服力的一个。

今年年初，有个做文档智能处理的开发者在部署DeepSeek-OCR-2的时候遇到一个问题：客户要求每分钟处理至少200页文档，但他用单张A100跑，处理一页平均要3.4秒。

算一下账：3.4秒一页，一分钟不到18页。离200页的目标差了一个数量级。如果硬上GPU，得堆12张A100，成本太高，功耗也扛不住。

他怎么解决的？

把视觉编码这部分工作从GPU挪到了FPGA上。

为什么可以这样？因为DeepSeek-OCR-2的编码器有一个特点：它输出的视觉token数量被限制在256到1120个之间。这个范围是固定的、可预测的。而这种“规则化”的计算任务，正好是FPGA擅长的。

他用的是Xilinx Alveo U280，把图像预处理、特征提取、矩阵乘法这几个环节全部用硬件电路实现，绕过了GPU的调度开销和内存搬运延迟。

测试结果：从3.4秒降到1.1秒，翻了3倍。

这个案例有意思的地方在于——不是用FPGA替代整张GPU，而是把最耗时的部分拿过来，用硬件加速。GPU继续做它擅长的灵活的调度，FPGA去干它擅长的规则计算。各干各的，反而比单用GPU快得多。

02 1GB内存的边缘设备，也能跑大模型

第二个案例，可能是很多人没想到的。

大模型一定要在云端跑吗？不一定。

有人把DeepSeek的量化版本部署到了Zynq UltraScale+ MPSoC上——这块板子只有1GB内存。你没看错，1GB。

对比一下：一个完整的7B参数大模型，光参数就占十几个GB。就算做4bit量化，也得4GB左右。1GB怎么跑？

办法是有的。用4bit或8bit量化，配合交换空间，再加上合理的上下文长度限制。慢是慢一点，但确实跑起来了。

这个案例的实际价值，不在于性能有多强，而在于一个事实：大模型可以下沉到边缘设备了。

对于需要本地处理、数据不能上云的场景，这是一个可行的技术路径。FPGA在这里提供的不只是算力，更是灵活配置的能力——你可以根据模型大小和精度要求，重新配置硬件资源。

03 32颗FPGA跑DeepSeek V3.1，一种新的算力组合方式

第三个案例，来自今年7月苏州智博会。

异格技术展示了一台叫Eaglesys K1的一体机，专门用来做大模型推理。它支持DeepSeek V3.1 671B（FP8版本），配置很特别：

• 8张PCIe算力卡
• 32颗FPGA
• 1TB FPGA内存
• 整机功耗约1.2kW

这个配置思路跟纯GPU方案完全不一样。它的核心设计叫“A/F分离”——GPU负责Attention计算，FPGA负责FFN（前馈网络）计算。

为什么这样分工？

Attention计算的访存模式不规则，需要灵活调度，GPU比较擅长。FFN是密集的矩阵乘法，模式固定，没有分支跳转，这种活交给FPGA，可以用更低的功耗、更低的延迟跑完。

算一笔账：1.2kW的功耗，跑一个671B的模型。如果用纯GPU方案，功耗可能是这个数字的两到三倍。

这个案例的意义，已经不是“FPGA能不能做推理”的问题了——而是在系统级层面，FPGA正在成为一种新的算力组织方式。

04 这件事对FPGA工程师意味着什么？

讲完三个案例，我想聊一个更实际的问题：FPGA+AI大模型这个趋势，对做FPGA的人到底意味着什么？

先看几组数据。

人才缺口巨大。 据行业估算，FPGA人才缺口超过30万人。2026年全国FPGA开发岗位总数同比增长了17%。AI+FPGA融合方向的人才缺口年增速达50%，高端岗位空置周期普遍超过180天。

薪资水涨船高。 AI+FPGA方向的薪资，比传统FPGA工程师高出30%到50%。应届生入职年薪普遍突破30万，资深工程师可达80万以上。《2026集成电路人才产业白皮书》显示，FPGA相关岗位75分位年薪已超过66万元。前程无忧的数据也显示，FPGA开发工程师的年薪中位数已攀升至78万元，显著高于同期数字IC设计工程师的65万元。

但真正值得关注的，不是这些数字本身，而是数字背后一个结构性的变化。

FPGA工程师正在从“写Verilog的人”变成“软硬通吃的人”

过去，FPGA工程师的核心工作是写RTL代码、跑仿真、调时序。工作边界很清晰——你管硬件逻辑，软件的事交给软件工程师。

但现在不一样了。

DeepSeek的案例里，做OCR加速的那个人，既要懂FPGA硬件架构，又要理解大模型的推理流程；在Zynq上部署模型的人，要同时搞定ARM端的软件调度和FPGA端的硬件加速。

这不是个例。打开招聘网站，FPGA岗位的描述正在发生变化：

“与嵌入式软件工程师协作，完成ZYNQ PS+PL协同接口（AXI总线、DMA、DDR共享数据）的设计与调试。”

“熟练使用Vitis/Vitis HLS工具链，完成软硬件协同设计，编写优化C/C++代码并部署至FPGA加速。”

“参与FPGA与CPU/GPU等异构计算系统的协同架构设计，优化数据交互与处理流程。”

这些岗位要求的核心能力，不再是单纯的RTL编码，而是软硬件协同设计能力——知道硬件怎么跑，也懂软件怎么调；能写Verilog，也能用HLS做C/C++加速；能调通FPGA，也能跟软件团队联调。

为什么这个能力越来越值钱？

原因有两个。

第一，系统越来越复杂了。

今天的FPGA不再是一颗孤立的芯片。它要跟CPU通信、跟GPU协同、跟各种传感器对接。一个ZYNQ芯片上，ARM核跑Linux和应用程序，FPGA跑硬件加速逻辑，两者通过AXI总线高速交换数据。这种“PS+PL”的异构架构，要求工程师同时理解软件和硬件两个世界。

第二，AI推理带来了新的工作方式。

传统的FPGA开发是“写RTL→跑仿真→上板调试”，周期长、迭代慢。但在AI场景下，模型在变、精度要求也在变。用HLS（高层次综合）工具，用C/C++描述算法、自动生成硬件电路，正在成为一种新的工作方式。

一个能同时驾驭RTL和HLS、懂硬件也懂算法的工程师，在今天的市场上是稀缺资源。

这个趋势会持续多久？

短期看，至少三到五年。

2026年，工信部联合八部门正式下发新规，把工业FPGA国产替代写进了硬性考核指标。“十五五”规划也将FPGA列为战略领域。政策驱动的需求增长，叠加AI推理场景的爆发，FPGA的市场空间还在持续扩大。

与此同时，FPGA工程师的培养周期很长。企业普遍反映，一个能独立工作的FPGA工程师，培养周期需要5到6年。这种“高门槛+长周期”的特性，决定了人才缺口在短期内很难被填满。

说白了——这个赛道的人才密度还很低，竞争远没有卷起来。

05 DeepSeek为什么要自研芯片？跟FPGA有什么关系？

2026年7月，路透社报道了DeepSeek正在自研AI推理芯片的消息。

很多人第一反应是：DeepSeek要做GPU了？

这个理解不太准确。DeepSeek在做的是推理芯片，不是训练芯片。两者区别很大。

训练需要大规模并行计算，这个领域英伟达的壁垒非常深，短期内很难撼动。但推理是另一回事——推理需要的是低延迟、高吞吐、低成本。这恰恰是一个可以通过定制芯片来优化的方向。

那么FPGA在这个过程中扮演什么角色？

说白了就是验证平台。

在自研芯片流片之前，FPGA是验证新架构最高效的工具。你可以随时修改配置，随时调整设计，不用担心流片失败的成本。DeepSeek在FPGA上验证过的很多想法，很可能就是在为自研芯片做准备。

换句话说，DeepSeek在FPGA上积累的经验，有一部分会沉淀到自研芯片的设计里。

从GPU到FPGA到自研芯片，这是一个很清晰的演进路径。

06 三个案例看下来，能得出什么结论？

回到文章开头的问题：FPGA在AI大模型里到底能做什么？

这三个案例给出了不同的答案：

案例	解决什么问题	核心价值
OCR加速	推理速度慢、GPU成本高	3倍提速，降低硬件依赖
边缘部署	数据隐私、云成本	大模型下沉到设备端
异构一体机	系统级能效优化	新的算力组合方式

说几个我的观察：

第一，FPGA不是来替代GPU的。

这个说法要反复强调。FPGA在推理场景里的角色是“配合”，不是“取代”。它做GPU不太擅长的那部分工作——规则化的计算、确定性的处理、边缘端的部署。

第二，大模型正在从云端往下走。

云端推理的算力成本是商业化的一个硬约束。FPGA在边缘端提供了一个替代方案——性能不如GPU，但成本可控、功耗低、数据不出设备。对于某些行业来说，这可能比绝对性能更重要。

第三，FPGA工程师的价值正在被重估。

过去FPGA工程师主要服务于通信、军工、工业控制这些传统领域。现在AI推理这个新场景打开之后，需求端一下子多了一个巨大的增量市场。而且这个市场对人才的要求更高——不仅要懂硬件，还要懂算法、懂系统、懂软硬件协同。能卡住这个身位的人，职业空间会比过去宽很多。

最后说两句实在的。

如果你是做FPGA开发的，AI推理是一个值得认真对待的方向。需求在起来，岗位也在增加。但前提是你能做板级调试、懂时序分析、能解决实际工程问题——这些能力在AI场景下同样适用，甚至更重要。

如果你还在犹豫要不要学FPGA，不妨先想清楚一个问题：你是只想写Verilog，还是想成为那个“软硬通吃”的人？前者岗位在变少，后者越来越值钱。

从DeepSeek的实践来看，FPGA在AI时代不仅没有边缘化，反而找到了一个新的位置。至于这个位置最终有多大，现在还不好说。但至少有一点可以确定——能同时理解软件和硬件的人，在任何时代都不会缺机会。